泛林探索1nm后晶体管路线 SRAM小52.7%

IT时代网10月5日消息，随着先进制程向1nm及以下节点推进，传统GAA纳米片晶体管在漏电、载流子迁移率、寄生电阻与制造波动等方面的挑战越来越大。晶圆制造设备厂商泛林集团于9月29日提出一种自对准互补场效应晶体管（SA-CFET）架构，有望把CMOS晶体管推进至10埃即1nm及以下节点。

该架构核心是三个自对准工艺模块：自对准埋入式电源轨、自对准触点与自对准硅通孔。整体采用非金属栅极切割设计与中间介质隔离实现功函数分离，同时保持与N3规范42纳米接触栅极间距、21纳米金属间距的兼容，把原本对套刻精度要求极高的步骤转化为自对准工艺完成。

泛林集团的Semiverse Solutions团队利用SEMulator3D数字孪生工艺建模，对SA-CFET架构完成了工艺流程与器件结构验证。建模结果显示，该架构可用于构建6T SRAM单元以及非门、与非门、或非门等逻辑单元，其中6T SRAM位单元面积0.0094平方微米，较N3缩小52.7%，较A7 CFET设计缩小19%。

在1nm以下节点，晶体管架构的演进方向已成为设备厂商竞争的焦点，自对准工艺与垂直堆叠被视为降低先进节点制造难度的关键路径。泛林集团称，SA-CFET为后续量产导入提供了架构与工艺验证基础。

注：本文综合自IT之家等，文中包含AI辅助创作的内容。

编辑：林一舟